随着半导体技术的不断进步，先进封装（3DIC）技术通过将多个芯片垂直堆叠，并采用硅通孔（TSV）实现垂直互联，已经成为提升芯片集成度和性能的重要途径。然而，在多Dies互联配置下，信号完整性（SI）、电源完整性（PI）以及系统级封装（SiP）的签核成为确保3DIC封装性能和可靠性的关键挑战。本课题旨在提出一种针对3DIC封装多Dies互联配置下的SIPI签核方案，针对对3DIC封装中的多Dies互联结构进行详细的信号和电源完整性分析，确保在整个设计周期内对SI和PI性能进行持续优化和验证。
专注于Ansys CPS产品线的方案开发和支持，主导从芯片到系统的多物理场分析方案的实施，以及先进封装的关键仿真技术的拓展和推广。在信号完整性、电源完整性、电磁兼容性以及电热耦合等多个关键领域，他凭借深厚的专业背景和丰富的实战经验，积累了广泛而深入的产品知识和分析经验，同时在2.5D/3D封装仿真验证方面有深入的研究和见解。目前致力于为高科技企业用户提供卓越的仿真方案实施服务，帮助搭建高效流畅的仿真流程，并针对行业前沿问题进行深入研究与分析。
2025年7月1日 16:00 - 17:00
扫描二维码即可进入报名界面进行报名
