● 根据版本控制的CML

● 搭配范本与数据验证的结构化输入

● 测试台自动化生成

● 支持同数据源的输入

● 固定或参数化的模型

● 支持统计分析功能

● 支持CML加密

● Verilog-A交互仿真工具

▌主要特点

自动化创建紧凑模型

用户可以专注于器件设计与量测，其它的工作交给CML Compiler 。CML Compiler可以控制CML的版本，使CML的产生过程自动化并有可重复性。可自动化地产生测试台，这有助于进一步提升产能。

使用统计分析

产生包含统计模型的紧凑模型库，并导入INTERCONNECT与Virtuoso来进行蒙特卡罗与角分析。

IP保护与Verilog-A模型

从同据来源产生Verilog-A与INTERECONNECT光子线路模型。当缺少或者无法获得量测数据时，可使用Ansys Lumerical业界***的3D器件仿真工具获取并补充数据。可产生固定以及参数化的器件，并在丰富的现成模型组添加您的自定模型。用户可以对CML Compiler产生的模型使用IP加密选项。